Integrazione di Componenti Passivi a Radiofrequenza

Integrazione di Componenti Passivi a Radiofrequenza

La tecnologia ad Alta Frequenza ha avuto un rapido sviluppo negli ultimi anni e ha portato numerose innovazioni nel modello dei componenti per la comunicazione a RF via etere. Questa rapido sviluppo è dovuto all'esigenza del mercato di massa di poter comunicare ovunque e nel modo più semplice ed economico possibile. Nella speranza di conquistare una cospicua fetta di questo mercato, che non sembra saturarsi mai, le compagnie di elettronica e telecomunicazioni hanno investito molti ingenti nella ricerca.

Uno degli obbiettivi principali è quello di riuscire ad integrare componenti RF passivi sullo stesso chip di Silicio dove viene realizzato il circuito elettronico. Questo porterebbe un abbattimento del peso, degli ingombri ma soprattutto dei costi e per tale ragione è diventato oggetto di cospicui investimenti.

Attualmente i componenti passivi per RF vengono realizzati con passi di processo che risultano essere compatibili con le tecnologie più economiche (bipolare, CMOS e BiCMOS). Per tale ragione realizzare elementi passivi su Silicio nello stesso chip dove viene integrato il circuito elettronico risulta essere tecnicamente possibile.

Il vero problema è che la qualità di questi dispositivi integrati sul Silicio non è sufficiente a rispondere alle esigenze di progetto. In particolare gli induttori sono più dissipativi rispetto a quelli integrati su substrati di GaAs e quindi presentano fattori di qualità ( Q ) più bassi.

È chiaro che una linea di trasmissione presenta perdite di potenza dovute ad una limitata conducibilità del conduttore e una limitata resistività del materiale soggetto alle linee di campo. Gli induttori integrati non sono altro che lunghe spirali di conduttore su un substrato e per tale ragione anch'esse sono soggette a perdite di dovute alla conducibilità della metal e alla resistività del materiale circostante.

Le basse performance di un induttore su Silicio per IC sono dovute alla bassa resistività del substrato che, soggetto a campi elettromagnetici a frequenze dell'ordine dei GHz, consente la formazione di consistenti correnti di perdita. Nella Tecnologia GaAs il substrato presenta resistività maggiore e le perdite totali sono dovute essenzialmente alla limitata conducibilità dei conduttori.

Un recente studio [1] mostra a come vengono computate le perdite nell'integrazione di un induttore.

Nel substrato CMOS l'effetto è maggiormente limitante,    il massimo di si raggiunge per 1,2 GHz e il suo valore arriva appena a 2 mentre a causa della resistività poco più alta in un substrato BiCMOS il massimo di Qtot arriva

a 1,8 GHz e vale 2.8.[2,3]. Ovviamente questi valori di Qtot non sono paragonabili a quelli ricavati su un substrato GaAs che si aggirano intorno le decine [4].

Le perdite in alta frequenza sono dovute ai forti campi elettrici che riescono a raggiungere anche zone profonde del substrato per tale ragione un piccolo layer di dielettrico tra il Silicio e il componente passivo è in grado di abbassare le perdite ma non in maniera consistente. Questo ha condotto all'uso di integrare i componenti passivi su substrati interamente di vetro [12] dove si sono riscontrate perdite dell'ordine di 0.05 dB/mm. Il vero successo si avrebbe se si riuscisse ad avere basse perdite su strutture realizzate interamente su un substrato per IC.

Sono state fatte in [6] delle prove con una microstriscia dopo aver

cresciuto su un substrato a bassa Resistività uno strato di 9 µ m di SiO2 cresciuto in TEOS pCVD. Si sono riscontrate basse perdite di segnale (0. 12 dB/mm) ma una soluzione di questo tipo comporterebbe tempi troppo lunghi per creare l'Ossido spesso in CVD.

Nel cercare una riduzione dei costi si sono fatte prove spinnando uno strato spesso 10 µ m di poliimmide [7] e si sono trovate perdite dell'ordine di 0.19 dB/mm. Studi di Ponchak [5] hanno mostrato che attaccando con RIE lo strato di poliimmide e risparmiando solo quella in corrispondenza delle linee coplanari si otteneva una consistente riduzione delle perdite soprattutto sopra i

10 GHz. Ma i problemi della poliimmide rimanevano quelli relativi al basso tempo di vita medio limitati.

La realizzazione di uno strato spesso ed isolante sul substrato risulta essere quello più semplice ma non è quello che ha dato risultati migliori.

Una ampia riduzione delle perdite in una CPW si sono riscontrate anche su un substrato a resistività maggiore (0.17 dB/mm su 4k cm ) [10]. Si sono riscontrate che le proprietà di componenti passivi su un substrato di Silicio ad alta resistività risultano essere simili a quelle su un substrato di GaAs per tale ragione si stanno facendo numerose ricerche per valutare la possibilità di trasferire la tecnologia CMOS su un substrato ad alta resistività. L'alto costo dei wafers e la modifica i processi di fabbricazione CMOS standard portano però problemi economici consistenti.

Sono state realizzate componenti passivi anche sul retro del Wafer. In questo caso si sono sfruttate nuove tecniche post- process per creare delle zone atte per l'integrazione dei componenti a RF sul retro del wafer che viene detto Bulk micromachining. Con due Bulk micromachining [9] si riescono ad realizzare, con il primo livello, il settore per integrare i componenti passivi RF e con il secondo livello, la connessione con il front. I componenti passivi possono essere realizzati anche sul front e in questo caso viene metallizzato il ground sul back. In generale lavorare su due livelli mi permette di realizzare diversi tipi di strutture tra cui dei trench che riduce i problemi dovuti al crosstalk.

Fig. 1.2

Gli induttori che hanno riportato i più alti fattori di qualità sono stati realizzati con strutture sospese [8]. In questo caso si sono utilizzate tecniche di

micromachining per riuscire a creare dei solidi induttori sospesi a 50 µ m dal

substrato di Silicio a bassa resistività. Strutture di questo tipo sono state realizzate con processi MEMS e si sono riscontrati fattori di qualità che hanno raggiunto 70. Queste strutture sono ancora sotto studio perché ed eventuali stress sul wafer potrebbero portare alla facile rottura.

Fig. 1.3

La realizzazione di dello strato di isolamento risulta essere ancora quello che permette una certa semplicità e quindi economicità. Negli ultimi anni per riuscire a costruire spessi strati di dielettrico in maniera veloce e costruttiva si è anche sfruttata l' Ossidare del Silicio Poroso.

Risulta semplice e veloce realizzare il Silicio Poroso e altrettanto veloce risulta essere la sua ossidazione costruendo in questo caso in maniera economica uno spesso strato di SiO2 . In [13] si sono confrontati substrati differenti con delle CPW . Dall'analisi di questi risultati si trova che uno strato di OPS di 26 µm di di Silicio Poroso (%56) ossidato rapidamente riduce le perdite di del 63% a 4 GHz rispetto ad uno stesso substrato dello stesso drogaggio ( cm ) Se all'OPS si aggiunge un ulteriore passo aggiungendo un piccolo strato di Sio2 di 0.48 µ m le perdite si riducono ulteriormente passando dal 63 % al 65%. Inoltre qui viene mostrato che questi valori sono ancora lontani da quelli trovati per un substrato ad alta resistività dove con = 2 k cm a si ha una riduzione delle perdite di del 94. 2% . Questo è dovuto al fatto che uno strato di 26 µm non è sufficiente ad isolare le perdite perché in alta frequenza i campi elettromagnetici riescono a raggiungere ampie profondità di substrato e ad arrivare nella zona di Silicio a bassa resistività provocando grosse perdite. Per

questa ragione l'esigenza che si pone è quella di realizzare un substrato spesso almeno qualche decina di µm nel modo più economico possibile e con processi compatibili con la tecnologia IC. La realizzazione di uno strato spesso di OPS non è difficile ma la struttura risulta essere meccanicamente poco stabile.

Una valida alternativa potrebbe essere rappresentata dalla trasformazione del substrato di Silicio in Silicio Macroporoso. Questa è una struttura stabile meccanicamente, si realizza molto facilmente attraverso un bagno

elettrochimico e può raggiungere profondità dell'ordine delle centinaia di µm in poco tempo.

Questo elaborato si occupa di studiare la possibilità di sfruttare il Silicio Macroporoso come substrato per integrare componenti passivi.